Percobaan 1 Kondisi 13

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian

3. Video

4. Prinsip Kerja Rangkaian  

5. Download File

1. Kondisi[Kembali]

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=1, B2=don’t care, B3=don’t care, B4=don’t care, B5=don’t care, B6=don’t care.

2. Gambar Rangkaian [Kembali]

3. Video Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali] 

  Terdapat 2 ic yaitu:

1. 7474 (D Flip-flop)

pada ic terdapat:

1. D sebagai input
2. R (reset) 
3. S (set) 
4. CLK akan mengatur ic untuk aktif dan mati, dimana untuk ic 7474  akan aktif high
5. Q sebagai output 
6. Q' merupakan kebalikan Q

 2. 74LS112(JK Flip-flop)

pada ic terdapat:

1. J dan K sebagai input
2. R (reset) 
3. S (set) 
4. CLK akan mengatur ic untuk aktif dan mati, dimana untuk ic 74LS112  akan aktif low
5. Q sebagai output 
6. Q' merupakan kebalikan Q 

 

 Cara Kerja Rangkaian :

1. Input dari Saklar:

• Saklar B0 hingga B6 digunakan untuk mengatur kondisi logika pada input flip-flop. Misalnya, B0 = 0 dan B1 = 1 sesuai dengan ketentuan yang diberikan.
• B2 hingga B6 dalam kondisi "don’t care," artinya posisi saklar tersebut tidak memengaruhi hasil akhir dari rangkaian ini.

2. Operasi D Flip-Flop:

• D Flip-Flop akan menyimpan nilai dari input D ke output Q saat terjadi perubahan sinyal clock dari rendah ke tinggi (rising edge).
• Misalnya, jika input D diberikan nilai logika 1 pada saat clock aktif, output Q akan menjadi 1.

3. Operasi J-K Flip-Flop:

• J-K Flip-Flop akan melakukan toggle (berubah keadaan) jika input J dan K sama-sama 1 saat ada sinyal clock positif.
• Jika salah satu dari J atau K bernilai 0, maka output Q akan mengikuti aturan yang sesuai (reset atau set).

 4. Output dari Flip-Flop:

• Output dari masing-masing flip-flop akan bergantung pada input yang diberikan dan sinyal clock.

5. Download File [Kembali]

• Download File Rangkaian [ Klik ]
• Download Video Penjelasan [ Klik ]